fpga兼职项目收入高吗？带你了解真实收入情况！
佚名今儿给兄弟们唠唠我最近搞的一个FPGA兼职项目，那家伙，真是让我这把老骨头又折腾一回！
我是在一个招聘软件上瞎逛，想看看有啥好活儿。瞄到一个公司，叫啥“轻足迹”的，要找人做屏幕显示驱动，给的钱还挺得劲儿，一个月能有一万五到两万五！我一看，这活儿我熟，以前也弄过类似的东西，就琢磨着试试看。
联系上那边的人，聊聊具体要干他们想让我帮着弄一个在FPGA上跑的屏幕显示驱动，说白就是让FPGA给屏幕发信号，让屏幕能显示图像。这玩意儿说难也不难，就是得细心，还得懂点Verilog或者VHDL啥的。我之前用Verilog写过一些小玩意儿，虽然不是啥大神，但对付这个项目应该还行。
然后我就开始动手。
- 先是把开发环境给搭起来。这个项目他们用的是Xilinx的Vivado，我之前也用过，所以上手还算快。装软件，配环境，这些都是基本操作，没啥好说的。
- 搭好环境后，就得琢磨这个驱动咋写。我先是把项目需求仔细看几遍，琢磨着这个屏幕是啥型号，分辨率多少，刷新率多少，用啥接口跟FPGA连等等。这些都得搞清楚，要不然写出来的代码跑不起来。
- 接下来就是写代码。我选Verilog来写，因为相对熟悉点。这一块儿就比较费劲，得一点一点地把屏幕的时序信号给抠出来，然后用Verilog描述出来。啥行同步信号、场同步信号、数据使能信号，还有像素数据啥的，都得安排得明明白白。
- 写完一部分代码，就得在Vivado里仿真一下，看看波形对不对。这一步也挺折腾人的，有时候仿真结果跟预期的不一样，就得回去改代码，然后再仿真，再改，反反复复，直到波形对为止。
- 代码写得差不多，还得进行时序约束。这一步是为保证代码在FPGA上跑的时候，时序上不出问题。因为FPGA这玩意儿，速度快是快，但是如果时序没弄就容易出毛病。
- 时序约束搞定，就可以把代码综合、实现、生成比特流文件。这个过程Vivado会自动完成，只需要点几个按钮就行。
- 把生成的比特流文件下载到FPGA板子上，然后把屏幕跟板子连起来，上电！
当我看到屏幕上出现正确的图像时，那感觉，真是爽歪歪！辛辛苦苦忙活大半个月，总算没白费！
整个项目做下来，感觉自己又学到不少东西。虽然过程挺累的，但是看到成果的那一刻，就觉得啥都值！而且还能赚点外快，补贴家用，美滋滋！
这活儿虽然有点累，但是钱给的还算到位，完工就结款。这回这个项目，他们给的是完工结款，干完活，验收通过，钱就到手，还挺痛快！而且这个过程中还能提升自己的能力，以后再遇到类似的活儿，就更得心应手。不过这玩意儿也得看运气，有时候能碰上好活儿，有时候也得熬夜加班，各有利弊！
今儿就分享到这儿，希望对想搞FPGA兼职的兄弟们有点帮助！
